Teses e Dissertações (BDTD USP - IFSC)

URI permanente para esta coleçãohttp://143.107.180.6:4000/handle/RIIFSC/9

Navegar

Resultados da Pesquisa

Agora exibindo 1 - 2 de 2
  • Item
    Estudo da distribuicao de ocorrencias de instrucoes em grafos de dependencia de dados da arquitetura Wolf
    (2015-03-19) Vicentini, Wilson Bittencourt
    As arquiteturas Dataflow apresentam características baseadas em um modelo cujo controle de execução e feito pela disponibilidade dos dados, possibilitando a exploração de paralelismo implícito em um programa. Para contextualizar o trabalho, são apresentadas as principais implementações em fluxo de dados. Este trabalho estuda a distribuição da ocorrência de instruções em Grafos de Dependência de Dados da arquitetura Wolf desenvolvida no IFSC. O estudo realizado concluiu que existe urna grande concentração na utilização das instruções por parte dessa arquitetura: das cento e uma instruções da maquina, cinco apresentam, em media, de trinta por cento a cinqüenta por cento do total. Essa popularidade de instruções ocorre em todas as formas de analise e para todos os benckmarks investigados. Os resultados desse trabalho fornecem uma base para a implementação mais eficiente dessas arquiteturas, e indicam que qualquer mecanismo que explore essa popularidade, produzirá ganho
  • Item
    Proposta e simulação de uma arquitetura a fluxo de dados de segunda geração.
    (2009-04-07) Magna, Patrícia
    Neste trabalho é apresentada a arquitetura SEED, proposta a partir das experiências adquiridas com as arquiteturas baseadas no modelo a fluxo de dados que foram estudadas até o presente. A arquitetura SEED utiliza o modelo a fluxo de dados para escalonar e executar blocos de instruções, visando aproveitar a principal qualidade apresentada pelo modelo, que consiste em expor o máximo de paralelismo existente nos programas. No entanto, a arquitetura explora paralelismo de granularidade mais grossa que as arquiteturas a fluxo de dados, a fim de reduzir o trafego de fichas de dados na arquitetura. Esta redução tenta resolver ou amenizar problemas como a excessiva ocupação de memória e a grande complexidade exigida do hardware. Além da especificação da funcionalidade de toda a arquitetura SEED, este trabalho apresenta uma proposta para o particionamento do código. A utilização desta proposta permite a geração de blocos de códigos que podem ser executados corretamente pela arquitetura SEED. Alguns benchmarks foram gerados utilizando essa proposta de particionamento de código. Estes benchmarks foram executados no simulador da arquitetura SEED, visando analisar e avaliar o comportamento da arquitetura com diversas configurações de hardware.