Teses e Dissertações (BDTD USP - IFSC)

URI permanente para esta coleçãohttp://143.107.180.6:4000/handle/RIIFSC/9

Navegar

Filtros

20161

Configurações

Autor: search.filters.author.Silva Júnior, José Teixeira daAssunto: search.filters.subject.FPGA

Resultados da Pesquisa

Agora exibindo 1 - 1 de 1
  • Nenhuma Miniatura Disponível
    Item
    PIFLOW - projeto, simulação e implementação de um protótipo dataflow em FPGA
    (2016-04-19) Silva Júnior, José Teixeira da
    Esse trabalho tem por objetivo descrever o desenvolvimento e os atuais resultados do protótipo dataflow PIFLOW, um processador baseado no modelo de dataflow dinâmico, inspirado na Maquina Dataflow de Manchester e desenvolvido no Instituto de Física de São Carlos, da Universidade de São Paulo. Esse protótipo foi capaz de oferecer speedups muito próximos do ideal, a partir de programas que possuem grande grau de paralelismo, apresentando o grande potencial deste modelo - já bastante estudado no decorrer das últimas décadas - em oferecer desempenho superior ao de processadores sequenciais comerciais modernos.